■高密度化が進む半導体パッケージ基板

　電子機器の軽薄短小化と高性能化に伴い、半導体パッケージ基板も薄型化、配線ピッチの狭小化や微細化が進むなど年々高密度化が加速しています。またさらなる高密度化実装のため、SiP（System in Package）やPoP（Package on Package）などの3次元パッケージなどが登場しています。
　Fig.1は半導体パッケージのイメージです。半導体素子（いわゆるシリコンチップ）は非常に繊細であり、目に見えないゴミや水分あるいは光が誤動作の原因となることもあるため、樹脂あるいはセラミックスで覆われています。
　また、半導体素子とマザーボードをつなぐインターポーザーの役目を担うパッケージ基板には、1×1cm程の範囲に直径0.1mm程度の穴が100個以上も開けられるなど、高度な加工が施されています。