■高密度化が進む半導体パッケージ基板
電子機器の軽薄短小化や高性能化にともない、半導体パッケージ基板も、薄型化、配線ピッチの狭小化や微細化など、年々高密度化が加速してい
ます。
たとえば、半導体素子とマザーボードをつなぐ役目（インターポーザー）を担うパッケージ基板には、1×1cm程の範囲に直径0.1mm程度の穴が
100個以上もあけられるなど、高度な加工が施されています。
さらに、半導体素子においては、15nm（ナノメートル、ナノは十億分の一）という配線パターンのものが開発されていますので、高密度実装の
ため、SiP（System in Package）やPoP(Package onPackage)といった3次元パッケージも登場しています。
Fig.1は半導体パッケージのイメージです。半導体素子（いわゆるシリコンチップ）は非常に繊細であり、目に見えないゴミや水分あるいは光が誤動作の原因となることもあるため、樹脂あるいはセラミックスで覆われています。 |
